典型的インターポレータの構造では、フィルタはインターポレーション操作の後に位置しており、これはフィルタが高いサンプリングレートで動作することを意味し、フィルタの設計に圧力をかけます。恒等変換を使用してインターポレーション操作を後置し、フィルタを前置することで、システムの設計を簡素化できます。
第一恒等式#
抽出操作が乗算加算操作の後に位置することと、抽出操作が乗算加算の前に位置することは等価です。
第二恒等式#
M 個の遅延の後に M 抽出を行うことと、M 抽出の後に 1 個の遅延を行うことは等価です。
第三恒等式#
信号がフィルタ H（zM）を通過し、M 抽出の後に信号が M 抽出を通過し、フィルタ H（z）を通過することは等価です。
第四恒等式#
インターポレーション操作が乗算加算の前に位置することと、インターポレーション操作が乗算加算の後に位置することは等価です。
第五恒等式#
信号が 1 個の遅延を経て L インターポレーションを行うことと、L インターポレーションを行った後に L 個の遅延を行うことは等価です。
第六恒等式#
信号がフィルタ $H (z)$ を通過した後に L インターポレーションを行うことと、信号が L インターポレーションを行った後にフィルタ $H (z^L)$ を通過することは等価です。
