隨著芯片技術的發展，ADC 的採樣率越來越高，導致數字化越來越靠近系統前端。目前，工程上採用較多的是中頻採樣技術，即在中頻時就對模擬信號數字化，此時 ADC 的採樣率低於奈奎斯特採樣定律的最低採樣率（2 倍的信號帶寬），為過採樣。過採樣可以將採樣過程的固有的量化噪聲均勻地分散在更大的帶寬上，降低目標信號帶寬上的噪聲功率，隨後通過濾波器濾除帶外噪聲，即可產生比臨界採樣信號更優的信噪比。
當信號被 ADC 採樣並傳輸到 FPGA 時，信號就進入了數字域。然而過高的採樣率會對後續的信號處理帶來較大壓力，為了緩解壓力，就需要降低信號的採樣率，即為抽取。抽取後的信號數據率相對較低，因此有效地降低了對 FPGA 資源的佔用，同時有助於簡化系統的時序收斂。
當驅動高速率 DAC 時，需要提高信號的採樣率，即為內插。因為 DAC 的採樣率越高，輸出端的頻譜的頻域分離度就越高，可以簡化 DAC 後的模擬濾波器的工作，從而提高信噪比。
多速率信號處理的典型應用即為數字上變頻 DUC（Digital Up Conversion）和數字下變頻 DDC（Digital Down Conversion）。