FPGA中的電平標準 - moerjielovecookie

FPGA 在與外界進行信息交換時，為了確保信息的正確性，發送和接收信息都要對信息有認定的標準。在數字電路中，我們常用電壓高低來表示 “0” 和 “1”，那麼多高的電壓才會被當作 “1” 呢，這個時候就需要一個標準，這個標準就是電平標準。

常見電平標準#

逻辑电平	$V_{CC}/V$	$V_{OH}/V$	$V_{OL}/V$	$V_{IH}/V$	$V_{IL}/V$
TTL	$5.0$	$\geq{2}.4$	$\leq 0.4$	$\ge 2.0$	$\le 0.8$
LVTTL	$3.3$	$\geq2.4$	$\leq 0.4$	$\ge 2.0$	$\le 0.8$
LVTTL	$2.5$	$\geq 2.0$	$\le 0.2$	$\ge 1.7$	$\le 0.7$
CMOS	$5.0$	$\geq 4.45$	$\leq 0.5$	$\ge 3.5$	$\le 1.5$
LVCMOS	$3.3$	$\ge 3.2$	$\leq 0.1$	$\ge 2.0$	$\le 0.7$
LVCMOS	$2.5$	$\ge 2.0$	$\le 0.1$	$\ge 1.7$	$\le 0.7$
RS 232	$\pm 12 \sim 15$	$-3\sim-15$	$3\sim 15$	$-3\sim-15$	$3\sim 15$

TTL#

TTL (Transistor - Transistor Logic，三極管 - 三極管邏輯電平) 是電平標準中的元老級成員。
在早期的數字電路中有廣泛的應用，但是它有一些缺點，比如高電平的判決門檻和供電電壓之間的電壓空間較大，容易造成信號的不穩定性；而且 5 V 的電壓過於耗電。

LVTTL#

LVTTL（Low Voltage Transistor - Transistor Logic，低壓 TTL 電平標準）改進了 TTL 的缺點，將供電電壓改為了 $3.3V$，功耗也相應降低了，而且提升了信號穩定性。

CMOS#

CMOS（Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體電平）的特點是功耗較低，可以根據電路的工作狀態自動調整功耗。

LVCMOS#

LVCMOS（Low Voltage Complementary Metal Oxide Semiconductor，低壓 CMOS 電平標準）在 CMOS 的基礎上進一步降低供電電壓，降低功耗。LVCMOS 在低功耗、中低速數字電路中非常受歡迎。

LVDS#

LVDS，全稱是 Low Voltage Differential Signaling，是一種利用低壓差分信號傳輸高速信號的電平標準，有低壓，低功耗，噪聲抑制能力強的特點。LVDS 的輸出電壓擺幅極小，只有 $\pm 350mV$，電流只有 $3.5mA$ 左右。由於其超低功耗和超快數據傳輸速率，常用於高速數據傳輸。